(資料圖)

存算一體：解決馮·諾依曼計(jì)算架構(gòu)瓶頸?！　∷懔π枨蟮闹笖?shù)級增長驅(qū)動(dòng)大算力與大模型計(jì)算的瓶頸（帶寬低、時(shí)延長、功耗高）亟待解決。在深度學(xué)習(xí)中，數(shù)據(jù)移動(dòng)大量且頻繁地存在于計(jì)算單元與存儲(chǔ)單元之間，由于數(shù)據(jù)在 CPU或GPU 中頻繁高速傳遞，整個(gè)過程的無用能耗大概在60%-90%；同時(shí)由于外部 DRAM 的運(yùn)行速度遠(yuǎn)遠(yuǎn)小于 CPU 或 GPU的運(yùn)算速度，馮·諾依曼架構(gòu)也受到傳輸帶寬瓶頸的限制（常稱：存儲(chǔ)墻瓶頸），因此系統(tǒng)的運(yùn)算效率大打折扣。計(jì)算架構(gòu)演進(jìn)道阻且長，存算一體呼之欲出。　　存算一體：繼CPU、GPU 架構(gòu)之后的算力架構(gòu)“第三極”。　　提升算力的傳統(tǒng)思路（ASIC/CPU/GPU/NPU）有待完善，存算一體的優(yōu)勢包括：1）具有更大算力（1000TOPS 以上）；2）具有更高能效（超過10-100TOPS/W），超越傳統(tǒng)ASIC 算力芯片；3）降本增效（可超過一個(gè)數(shù)量級）?！　〈嫠阋惑w：在云、邊、端大有可為?！　《藗?cè)單設(shè)備算力需求約為0.1~64 TOPS；端側(cè)設(shè)備對運(yùn)行時(shí)間、功耗、便攜性等有較高要求。邊側(cè)單設(shè)備算力需求約為64~256 TOPS；邊側(cè)設(shè)備對時(shí)延、功耗、成本以及通用性等有較高要求。云側(cè)大算力、高帶寬、低功耗需求催漲AI 芯片，存內(nèi)計(jì)算或?qū)⒊蔀橹撬阒行南乱淮P(guān)鍵AI 芯片技術(shù)。　　存算一體技術(shù)三大驅(qū)動(dòng)因素：　　新型存儲(chǔ)器的發(fā)展+來自應(yīng)用側(cè)的需求+產(chǎn)業(yè)側(cè)的配合存算一體技術(shù)三大應(yīng)用方向：　　AI 和大數(shù)據(jù)計(jì)算、感存算一體、類腦計(jì)算　　存算一體公司競爭格局：　　國外存算一體產(chǎn)業(yè)比國內(nèi)起步早3-5 年左右?！　〈嫠阋惑w芯片市場規(guī)模：　　基于存算一體技術(shù)的小算力芯片2025 年約125 億人民幣遠(yuǎn)期市場空間。2030 年，基于存算一體技術(shù)的中小算力芯片市場規(guī)模約為1069 億人民幣，基于存算一體技術(shù)的大算力芯片市場規(guī)模約為67 億人民幣，總市場規(guī)模約為1136 億人民幣?！　〗ㄗh關(guān)注：　　恒爍股份，知存科技（非上市）　　風(fēng)險(xiǎn)提示：　　1） 半導(dǎo)體下游需求不及預(yù)期；　　2） 技術(shù)發(fā)展不及預(yù)期；　　3） 行業(yè)競爭加劇?！久庳?zé)聲明】本文僅代表第三方觀點(diǎn)，不代表和訊網(wǎng)立場。投資者據(jù)此操作，風(fēng)險(xiǎn)請自擔(dān)。

關(guān)鍵詞：